Ventana Veyron V1 RISC

No Hot Chips 2023, Ventana Micro, uma startup de CPU RISC-V, exibiu seu novo data center Veyron V1. O Ventana Veyron V1 aponta para a nova era de CPUs RISC-V para data centers. Embora esteja no produto V1, a empresa aparentemente já tem o V2 ​​funcionando.

Como isso está sendo feito ao vivo no auditório, desculpe os erros de digitação. Hot Chips é um ritmo louco.

Ventana tem um divertido slide de alvo para o Veyron V1. Pode ser melhor descrito como “onde quer que possamos encontrar procura”.

A ideia é que o Ventana Micro tenha um núcleo de CPU RISC-V, até 16 núcleos por chiplet, e depois os combine com um hub de E/S que tenha coisas como controladores de memória DDR e PCIe. Ventana diz que pode escalar o Veyron V1 para até 192 núcleos, mas também pode integrar aceleradores específicos de domínio.

Aqui estão as principais especificações, incluindo núcleos, cache e muito mais no chip. Ventana diz que o Veyron V1 terá suporte para coisas como virtualização, bem como medidas que o tornam mais resiliente a ataques de canal lateral.

Do lado do suporte, algo que nos surpreendeu é que a empresa já está discutindo a virtualização aninhada. Os chips Arm Neoverse N1 que vimos nem sequer suportavam virtualização aninhada.

Aqui está um pouco mais sobre a microarquitetura principal. Não podemos transcrever isso tão rápido quanto apenas mostrar o slide.

Aqui está um pouco mais sobre isso.

Aqui está o pipeline em um gráfico muito difícil de ler.

Aqui está o slide de previsão, busca e decodificação:

Aqui estão os detalhes de carregamento/armazenamento:

Do tamanho do cluster do processador, cada cluster de 16 núcleos tem até 48 MB de cache L3.

Teria sido muito interessante se a empresa incluísse o UCIe aqui apenas para dizer que é uma das primeiras CPUs UCIe e se inclinou para chips.

Em termos de desempenho, a Ventana tem como meta o que é agora o desempenho da geração anterior com o Veyron de 128 núcleos. Os números para CPUs como AMD EPYC Bergamo são muito maiores (>2x) do que Milan. A empresa disse que o V2 ​​não está em produção enquanto Bergamo já está disponível.

Num mercado para RISC-V, a Ventana não precisa ser mais rápida que a AMD e a Intel neste momento. Ele só precisa não ser x86, nem Arm, e ser RISC-V. As pessoas estão olhando para o RISC-V especificamente como um substituto para o Arm em futuros designs de CPU e xPU.

Ventana também possui uma implementação de referência Veyron V1 que pode ser usada para TSMC 5nm.

RISC-V é a tecnologia a ser observada no espaço alternativo x86. A Arm já é grande, mas enquanto trabalha para renovar seus negócios, o RISC-V tem a oportunidade de interromper, aproveitando muito do trabalho que a Arm realizou. Em 2016, quando testamos o Cavium ThunderX, as CPUs dos servidores Arm eram muito difíceis. Desde então, tem havido muito trabalho para passar de uma única base de código e infraestrutura de arquitetura x86 para um mundo de arquitetura múltipla para x86 e Arm. Muito desse trabalho está sendo aproveitado pelo RISC-V para aumentar sua velocidade de mercado. Também parece que o design da matriz de E/S aproveita as lições aprendidas com a AMD, que se mostraram bem-sucedidas.

Esperançosamente, em breve poderemos colocar em prática algum hardware Veyron V1 real.